Transceptor BIDI 100Gb/s QSFP28 ZR4 de 80km

Transceptor de fibra única de 80 km QSFP28 ZR4 BIDI de 100 Gb/s

RQ-100GBD80-A/RQ-100GBD80-B

El RQ-100GBD80-A/RQ-100GBD80-B de FIBERWDM está diseñado para aplicaciones de comunicación óptica de fibra única de 100G y 80 km. Este módulo contiene un transmisor óptico de 4 carriles, un receptor óptico de 4 carriles y un bloque de gestión de módulos que incluye una interfaz serie de 2 cables. Las señales ópticas se multiplexan en una fibra monomodo a través de un conector LC estándar de la industria. En la Figura 1 se muestra un diagrama de bloques.

Características electricas

Las siguientes características eléctricas se definen en el entorno operativo recomendado, a menos que se especifique lo contrario.

Características ópticas

Las siguientes características ópticas se definen en el entorno operativo recomendado a menos que se especifique lo contrario.

Notas:

1.  Medido a 25,78125 Gbps, ER=8,2 dB, BER=<1E-12, PRBS=2³¹-1 NRZ

2.  Medido a 28,05 Gbps, ER=8,2 dB, BER=<1E-12, PRBS=2³¹-1 NRZ

3.  Medido a 25,78125 Gbps, ER=8,2 dB, BER=<5E-5, PRBS=2³¹-1 NRZ

4.  Medido a 28,05 Gbps, ER=8,2 dB, BER=<5E-5, PRBS=2³¹-1 NRZ

Funciones de diagnóstico digitales

Las siguientes características de diagnóstico digital se definen en condiciones normales de funcionamiento, a menos que se especifique lo contrario.

Índices absolutos máximos

It has to be noted that the operation in excess of any individual absolute maximum ratings might cause permanent damage to this module. 

Recommended Operating Conditions

Notes:

1. Depending on actual fiber loss/km (link distance specified is for fiber insertion loss of 0.35dB/km)

ModSeIL

The ModSelL is an input pin. When held low by the host, the module responds to 2-wire serial communication commands. The ModSelL allows the use of multiple modules on a single 2-wire interface bus. When the ModSelL is "High", the module shall not respond to or acknowledge any 2-wire interface communication from the host. ModSelL signal input node shall be biased to the "High" state in the module.

In order to avoid conflicts, the host system shall not attempt 2-wire interface communications within the ModSelL de-assert time after any modules are deselected. Similarly, the host shall wait at least for the period of the ModSelL assert time before communicating with the newly selected module. The assertion and de-asserting periods of different modules may overlap as long as the above timing requirements are met.

ResetL:

The ResetL pin shall be pulled to Vcc in the module. A low level on the ResetL pin for longer than the minimum pulse length (t_Reset_init) initiates a complete module reset, returning all user module settings to their default state. Module Reset Assert Time (t_init) starts on the rising edge after the low level on the ResetL pin is released. During the execution of a reset (t_init) the host shall disregard all status bits until the module indicates a completion of the reset interrupt. The module indicates this by asserting "low" an IntL signal with the Data Not_Ready bit negated. Note that on power up (including hot insertion) the module should post this completion of reset interrupt without requiring a reset.

LPMode:

LPMode: The LPMode pin shall be pulled up to Vcc in the module. The pin is a hardware control used to put modules into a low power mode when high. By using the LPMode pin and a combination of the Power override, Power_set and High_Power_Class_Enable software control bits (Address A0h, byte 93 bits 0,1,2).

ModPrsL:

ModPrsL is pulled up to Vcc_Host on the host board and grounded in the module. The ModPrsL is asserted "Low" when inserted and deasserted "High" when the module is physically absent from the host connector.

IntL:

IntL es un pin de salida. Cuando IntL es "Bajo", indica una posible falla operativa del módulo o un estado crítico para el sistema host. El host identifica la fuente de la interrupción mediante la interfaz serie de 2 cables. El pin IntL es una salida de colector abierto y debe conectarse al voltaje de suministro del host en la placa principal. El pin INTL se desactiva como "Alto" después de completar el reinicio, cuando se lee el byte 2 bit 0 (Datos no listos) con un valor de '0' y se lee el campo de bandera.

Asignación de pines y descripción de pines

Figura 1. Diagrama de números y nombres de pines del bloque de conectores de la placa host 

Notas:

1. GND es el símbolo de señal y suministro (alimentación) común para los módulos QSFP28. Todos son comunes dentro del módulo QSFP28 y todos los voltajes del módulo están referenciados a este potencial a menos que se indique lo contrario. Conéctelos directamente al plano de tierra común de señal de la placa principal.

2. VccRx, Vcc1 y VccTx son los proveedores de energía de recepción y transmisión y se aplicarán simultáneamente. A continuación se muestra el filtrado recomendado de la fuente de alimentación de la placa host. Vcc Rx, Vcc1 y Vcc Tx se pueden conectar internamente dentro del módulo transceptor QSFP28 en cualquier combinación. Cada uno de los pines del conector está clasificado para una corriente máxima de 1000 mA.

Dimensiones mecánicas

Figura 2. Esquema mecánico 

Información del pedido