El transceptor óptico 100G LR1 SFP56-DD está diseñado para su uso en enlaces Ethernet de 100 Gigabits de hasta 10 km sobre fibra monomodo (SMF). Es compatible con SFP56-DD MSA, IEEE802.3CU, 100G Lambda 100G LR1 y 100GAUI-2 (sin FEC)¹. Las funciones de diagnóstico digital están disponibles a través de la interfaz I²C, según lo especificado por SFP56-DD MSA.
El módulo incorpora una señal óptica de un canal con una longitud de onda central de 1311 nm y opera a una velocidad de datos de 100 Gbps. Este módulo puede convertir dos canales de datos de entrada eléctrica de 53 Gbps (PAM4) en un canal de señal óptica de 106 Gbps (PAM4), y también puede convertir un canal de señal óptica de 106 Gbps (PAM4) en dos canales de datos de salida eléctrica de 53 Gbps (PAM). La interfaz óptica utiliza un conector LC dúplex. El transmisor EML refrigerado de alto rendimiento y el receptor PIN de alta sensibilidad ofrecen un rendimiento superior para aplicaciones Ethernet de 100 Gigabits con enlaces de hasta 10 km.
Transceptor óptico SFP-DD 100G LR1 de 10 km RSD-100G-LR1
Características
Aplicaciones
Nota:
1. KR-FEC es opcional. Contáctenos si es necesario
Figura 1. Diagrama de bloques del módulo
Clasificaciones máximas absolutas
| Parámetro | Símbolo | Mín | Máx. | Unidad |
| Tensión de alimentación | Vcc | -0.3 | V | |
| Voltaje de entrada | Vin | -0.3 | Vcc+0.3 | V |
| Temperatura de almacenamiento | Ts | -20 | 85 | ºC |
| Temperatura de funcionamiento de la caja | Tc | 0 | 70 | ºC |
| Humedad (sin condensación) | Rh | 5 | 85 | % |
Condiciones de funcionamiento recomendadas
| Parámetro | Símbolo | Mín | Típicas | Máx. | Unidad |
| Tensión de alimentación | Vcc | 3.13 | 3.3 | 3.47 | V |
| Temperatura de funcionamiento de la caja | Tc | 0 | 70 | ºC | |
| Velocidad de datos por carril | fd | 106.25 | Gb/s | ||
| Humedad | Rh | 5 | 85 | % | |
| Disipación de potencia | Pm | 3 | 3.5 | W | |
| Distancia de enlace con G.652 | D | 10 | km |
Especificaciones eléctricas
| Parámetro | Símbolo | Mín | Típicas | Máx. | Unidad |
| Impedancia de entrada diferencial | Zinc | 90 | 100 | 110 | ohmios |
| Impedancia de salida diferencial | Zout | 90 | 100 | 110 | ohmios |
| Amplitud de voltaje de entrada diferencial1 | ΔVin | 1600 | mVp-p | ||
| Amplitud de voltaje de salida diferencial2 | ΔVsalida | 900 | mVp-p |
Nota:
1. La amplitud del voltaje de entrada diferencial se mide entre TxnP y TxnN.
2. La amplitud del voltaje de salida diferencial se mide entre RxnP y RxnN.
Características ópticas
| Parámetro | Símbolo | Mín | Típicas | Máx. | Unidad | Notas |
| Transmisor | ||||||
| Longitud de onda central | λc | 1304.5 | 1317.5 | nm | ||
| Relación de supresión de modo lateral | SMSR | 30 | dB | |||
| Potencia de lanzamiento promedio | Pout | -1.4 | 4.5 | dBm | ||
| Cierre del transmisor y del ojo de dispersión (TDECQ) | TDECQ | 3.4 | dB | |||
| Relación de extinción | ER | 3.5 | dB | |||
| Potencia de lanzamiento promedio del transmisor apagado | -30 | dB | ||||
| Receptor | ||||||
| Longitud de onda central | λc | 1304.5 | 1317.5 | nm | ||
| Sensibilidad del receptor en OMA exterior | RXsen | -6.1 | dBm | 1 | ||
| Potencia de recepción promedio | Pin | -7.7 | 4.5 | dBm | ||
| Reflectancia del receptor | -26 | dB | ||||
| Afirmación de LOS | -13 | dBm | ||||
| Desafirmación de LOS – OMA | -11 | dBm | ||||
| Histéresis LOS | 0.5 | dB | ||||
Descripción del pin
Nota:
1. SFP-DD utiliza una conexión a tierra común (GND) para todas las señales y la alimentación. Todas son comunes dentro del módulo SFP-DD y todos los voltajes del módulo están referenciados a este potencial a menos que se indique lo contrario. Conéctelos directamente al plano de tierra común de señales de la placa principal
2. VccR y VccT se aplicarán simultáneamente, al igual que VccR1 y VccT1. Requisitos definidos para el host. Los pines Vcc del conector están clasificados para una corriente máxima de 1000 mA.
3. Los pines ePPS (si no se utilizan) pueden terminarse con 50 a tierra en el host.
Figura 2. Detalles de la distribución de pines eléctricos
Velocidad1, Velocidad2, Velocidad1DD, Velocidad2DD
Speed1, Speed2, Speed1DD y Speed2DD son entradas del módulo y se conectan a tierra mediante resistencias de >30 kΩ en el módulo. Speed1 selecciona opcionalmente la velocidad de recepción de la señal óptica para el canal 1. Speed1DD selecciona opcionalmente la velocidad de recepción de la señal óptica para el canal 2. Speed2 selecciona opcionalmente la velocidad de transmisión de la señal óptica para el canal 1. Speed2DD selecciona opcionalmente la velocidad de transmisión de la señal óptica para el canal 2.
Nota: A 128 GFC el FC LSN ya no requiere utilizar Speed1, Speed2, Speed1DD y Speed2DD, se está considerando recuperar estas señales para funciones programables u otras.
Pin ResetL
Reinicio. LPMode_Reset tiene una función pull-up interna en el módulo. Un nivel bajo en el pin ResetL durante más tiempo que la longitud mínima de pulso (t_Reset_init) inicia un reinicio completo del módulo, devolviendo todos los ajustes del módulo de usuario a su estado predeterminado. El tiempo de confirmación de reinicio del módulo (t_init) comienza en el flanco ascendente después de que se libera el nivel bajo en el pin ResetL. Durante la ejecución de un reinicio (t_init), el host ignorará todos los bits de estado hasta que el módulo indique la finalización de la interrupción de reinicio. El módulo indica esto enviando una señal IntL con el bit Data_Not_Ready negado. Tenga en cuenta que al encenderse (incluida la inserción en caliente), el módulo publicará esta finalización de la interrupción de reinicio sin necesidad de un reinicio
Mod_ABS
El Mod_ABS debe elevarse a Vcc Host en la placa host y bajarse en el módulo. El Mod_ABS se activa en "Bajo" cuando se inserta el módulo. El Mod_ABS se desactiva en "Alto" cuando el módulo está físicamente ausente del conector host debido a la resistencia pull-up en la placa host
Modo LP
Modo LP es una señal de entrada del host que opera con lógica alta activa. La señal Modo LP debe elevarse a Vcc en el módulo SFP-DD/SFP-DD112. La señal Modo LP permite al host definir si el módulo SFP-DD/SFP-DD112 permanecerá en modo de bajo consumo hasta que el software habilite la transición al modo de alto consumo, como se define en la especificación de administración de SFP-DD. En el modo de bajo consumo (Modo LP desactivado en bajo), el módulo puede pasar inmediatamente al modo de alto consumo después de que se inicialice la interfaz de administración
ResetL
La señal ResetL se debe conectar a Vcc en el módulo. Un nivel bajo en la señal ResetL durante más tiempo que la longitud mínima de pulso (t_Reset_init) inicia un reinicio completo del módulo, devolviendo todos los ajustes del módulo del usuario a su estado predeterminado
Filtrado de la fuente de alimentación
La placa base debe utilizar el filtrado de la fuente de alimentación que se muestra en la Figura 3
Figura 3. Filtrado de la fuente de alimentación de la placa host
INTERFAZ DE MONITOREO DE DIAGNÓSTICO (OPCIONAL)
Las siguientes características de diagnóstico digital se definen en condiciones normales de funcionamiento, a menos que se especifique lo contrario.
| Parámetro | Símbolo | Mín | Máx. | Unidades | Notas |
| Error absoluto del monitor de temperatura | DMI_Temp | -3 | +3 | °C | Por encima del rango de temperatura de funcionamiento |
| Error absoluto del monitor de tensión de alimentación | DMI _VCC | -0.1 | 0.1 | V | En todo el rango operativo |
| Error absoluto del monitor de potencia del canal RX | DMI_RX_Ch | -2 | 2 | dB | 1 |
| Monitor de corriente de polarización del canal | DMI_Ibias_Ch | -10% | 10% | mA | |
| Error absoluto del monitor de potencia de transmisión del canal | DMI_TX_Ch | -2 | 2 | dB | 1 |
Notas:
1. Debido a la precisión de la medición de diferentes fibras monomodo, podría haber una fluctuación adicional de +/-1 dB o una precisión total de +/- 3 dB
Las funciones de diagnóstico digital están disponibles a través de la interfaz I₂C, según lo especificado por SFP-DD MIS. La memoria de gestión de SFP-DD MIS se muestra en la Figura 4.
Debido a las direcciones de ocho bits, esto limita la memoria de administración a la que el host puede acceder directamente a 256 bytes, que se divide en memoria inferior (direcciones 00h a 7Fh) y memoria superior (direcciones 80h a FFh).
La estructura de direccionamiento de la memoria de gestión interna adicional1 se muestra en la Figura 5.
La memoria de gestión del módulo se organiza como un espacio de direcciones único y siempre accesible para el host de 128 bytes (Memoria Inferior) y como múltiples subespacios de direcciones superiores de 128 bytes cada uno (Páginas), de los cuales solo uno se selecciona como visible para el host en la Memoria Superior. Es posible un segundo nivel de selección de páginas para las que existen varias instancias (por ejemplo, cuando existe un banco de páginas con el mismo número de página).
Esta estructura admite una memoria plana de 256 bytes para módulos pasivos de cobre y permite el acceso oportuno a direcciones en la memoria inferior, como indicadores y monitores. Las entradas menos urgentes, como la información de ID de serie y la configuración de umbrales, están disponibles con la función de selección de página en la página inferior. Para módulos más complejos que requieren mayor memoria de administración, el host debe usar la asignación dinámica de las distintas páginas al espacio de direcciones direccionable de la memoria superior, siempre que sea necesario.
Nota: El mapa de memoria de gestión se diseñó en gran medida basándose en el mapa de memoria CMIS, donde se utilizan páginas y bancos para permitir interacciones críticas entre el host y el módulo, a la vez que se amplía el tamaño de la memoria. Este mapa de memoria se modificó para admitir solo dos carriles eléctricos y limitar la memoria requerida. Se utiliza el enfoque de dirección única, tal como se utiliza en QSFP.
Figura 4. Mapa de memoria QSFP28
Figura 5. Mapa de memoria de la página del banco MIS SFP-DD
Figura 6. Descripción general de la memoria inferior
Figura 7. Página 00h Descripción general de la memoria
Figura 8. Página 01h Descripción general de la memoria
Figura 9. Página 13h Descripción general de la memoria
Figura 10. Página 14h Descripción general de la memoria
Dimensiones mecánicas
Figura 11. Especificaciones mecánicas
Referencias
1. SFP-DD MSA
2. IEEE802.3cu 100GBASE-LR1
3. 100G Lambda MSA 100G LR1-10
Información para pedidos
| Número de pieza | Descripción del producto |
| RSD-100G-LR1 | SFP56-DD LR1, 106,25 Gb/s, 10 km, EML+PIN, SMF, LC doble |
¿Quieres saber sobre este producto?
Si Usted está interesado en nuestros productos y desea saber más detalles, deje un mensaje aquí, le responderemos tan pronto como nosotros ... puedamos.
Transceptor óptico 100G QSFP28 SR4 100m 850nm MPO
Transceptor óptico 100G QSFP28 CWDM4 LC de 10 km
100G QSFP28 LR4 1310nm 10km LC Transceptor óptico
Transceptor óptico 100G QSFP28 ER4 40Km 1310nm LC
100Gb QSFP28 ZR4 80Km 1310nm LC Transceptor óptico
Transceptor PAM4 con conector dual CS DWDM QSFP28 de 100G
100GBASE-SR bidireccional QSFP28 850/900nm 100m DOM LC MMF módulo transceptor óptico
Módulo transceptor óptico 100GBASE-LR bidireccional QSFP28 1280/1310nm 20km LC SM
DIRECCIÓN : Room 901, Building 6, JD Smart Industrial Park, No. 128, Juhua Stone Avenue, Huashan Town, Huadu District, Guangzhou City
Teléfono : +86 15989256178
Whatsapp : +86 15914235380
Correo electrónico : sales@fiberwdm.com
